Chào Mừng Kỷ Nguyên Siêu Chip: Xu Hướng Thiết Kế Mới Trong Ngành Công Nghiệp Bán Dẫn

Để đáp ứng nhu cầu ngày càng cao về hiệu suất, các kỹ sư trong ngành bán dẫn đang tìm kiếm phương thức mới: gia tăng kích thước của các con chip.

Trong bối cảnh các nhà sản xuất chip như TSMC và Samsung đang đua nhau giảm kích thước chip, một phương pháp mới đang dần xuất hiện: đó là làm cho các bộ xử lý trở nên lớn hơn. Các chip hiện nay trong nhiều thiết bị tối tân không còn có thể gọi là “vi chip” nữa bởi kích thước của chúng đang tăng lên vượt mức.

Các kỹ sư bán dẫn đã đề xuất thiết kế chồng các vi mạch lên nhau, tương tự như việc xây dựng các ngôi nhà cao tầng trong một thành phố. Thay vì chỉ đơn giản chồng các bóng bán dẫn lên nhau, các tấm silicon phẳng như chip nhớ, chip quản lý năng lượng và chip đồ họa sẽ được đặt chồng lên nhiều lớp khác nhau.

Lý do cho sự chuyển mình này rất rõ ràng: khi mà nhu cầu tạo ra chip với tốc độ nhanh hơn và tích hợp nhiều tính năng hơn vẫn tiếp tục gia tăng, các kỹ sư đã gặp nhiều khó khăn để thu nhỏ kích thước bóng bán dẫn.

Các kỹ sư bán dẫn đang tìm cách chồng chất các vi mạch này lên nhau.

Nhằm cải thiện hiệu suất, các chip này đang được đặt cạnh nhau hơn bao giờ hết. Quá trình này giúp tăng tốc độ truyền dữ liệu giữa chúng, nâng cao khả năng xử lý. Kết quả là, những khu đô thị silicon ngày càng trở nên hoành tráng.

Hiện nay, các chip có kích thước từ một đồng xu cho đến ngang với thẻ bài, thậm chí có những chip lớn tới mức tương đương với một cái đĩa.

Các chip lớn này không chỉ hiện diện trong những siêu máy tính mạnh nhất, mà còn xuất hiện trong các thiết bị điện tử tiêu dùng như máy chơi game Xbox của Microsoft và PS5 của Sony, đều sử dụng bộ xử lý do AMD thiết kế. Apple cũng áp dụng thiết kế này cho chip M1 Ultra trong dòng máy Mac Studio của mình. Intel cũng lắp ráp chip Ponte Vecchio cho các siêu máy tính và máy chủ của họ.

Tuy nhiên, điều này không đồng nghĩa với việc họ đang phá vỡ định luật Moore. Dù giá thành của chip không giảm, nhưng hiệu suất và tính năng đang ngày càng tiến bộ. Ngay cả ASML, nhà sản xuất máy móc chip hàng đầu thế giới, cũng cho rằng việc thu nhỏ kích thước bóng bán dẫn không còn là đủ để duy trì tốc độ phát triển theo quy luật này.

Chip M1 Ultra của Apple, về cơ bản là 2 chip M1 Max ghép lại với nhau để gia tăng hiệu năng.

Thiết Kế Chip Siêu Lớn: Một Thách Thức Kỹ Thuật

Giống như một thành phố không thể thu nhỏ thêm không gian, việc phát triển chip lớn cũng là một thách thức không dễ dàng. Việc sắp xếp chính xác từng thành phần chip với kích thước nanomet và kết nối chúng lại mà không cần công nghệ hàn siêu nhỏ là một kỳ công.

Quá trình đóng gói chip, một bước quan trọng trong sản xuất chip, đã có những cải tiến đáng kể. Đây là giai đoạn mà các nhà sản xuất kết nối các dây dẫn nhỏ trong chip và bọc chúng trong vỏ nhựa trước khi gắn vào mạch chủ để kết nối với các bộ phận khác của thiết bị.

Hệ thống N3XT, ý tưởng về việc đóng gói chip nhớ và chip xử lý theo dạng 3D từng được TSMC trình bày vào năm 2019.

Trong các thiết bị truyền thống, chip xử lý sóng vô tuyến như chip Wifi thường sẽ kết nối với chip xử lý khác thông qua đường truyền gọi là “bus”. Tuy nhiên, với phương pháp đóng gói chip mới, những chip độc lập sẽ được kết nối trực tiếp với nhau, tạo thành một siêu chip mạnh mẽ hơn.

Subramanian Iyer, cựu giám đốc bộ phận đóng gói của IBM, cho biết rằng một vi chip thường dành đến 1/3 diện tích để truyền tải kết quả tính toán, điều này không phải là một cách hiệu quả trong việc sử dụng sức mạnh của nó.

Việc xếp chồng các chip lại giúp tăng tốc độ giao tiếp giữa chúng, giống như việc sử dụng thang máy trong một tòa nhà cao tầng, nhanh hơn nhiều so với đi bộ qua các con đường kết nối giữa các căn hộ.

Chíp nhớ 232 lớp của Micron.

Thực tế, đối với chip nhớ, thiết kế stacked này đã trở thành tiêu chuẩn từ lâu. Hãng Micron Technology đã phát triển chip nhớ với 232 lớp, nhưng hiện nay, thiết kế này mới bắt đầu được áp dụng cho các loại chip khác.

Nền tảng cho việc tạo ra siêu chip này là một loại chip mới được gọi là “chiplet”. Chiplet này sẽ loại bỏ cách kết nối truyền thống để tạo ra kết nối ngắn hơn và hiệu quả hơn với các chiplet khác, qua đó tạo thành bộ xử lý khổng lồ.

Ví dụ tiêu biểu là bộ xử lý đồ họa Ponte Vecchio mới của Intel, được tạo thành từ 63 chiplet khác nhau. Những chiplet này được sắp xếp cạnh nhau, tổng diện tích lên tới 3.100mm² với khoảng 100 tỷ bóng bán dẫn. Để so sánh, CPU thông thường của laptop có diện tích khoảng 150mm², bằng 1/20 con chip này và chỉ sở hữu khoảng 1,5 tỷ bóng bán dẫn, tức là 1,5% so với Ponte Vecchio.

Thiết kế chiplet này rõ ràng là tương lai của Intel, khi hầu hết các bộ xử lý mà công ty công bố nhưng chưa ra mắt đều được sản xuất theo công nghệ này. Debendra Das Sharma, thành viên cấp cao của Intel, cho biết đây là một bước tiến mới giúp sản xuất chip nhanh hơn và tiết kiệm chi phí hơn.

Các chiplet cũng giúp Intel cải thiện hiệu suất cho bộ xử lý máy tính để bàn và máy chủ mà không cần tăng diện tích hay năng lượng tiêu thụ. Thực tế, việc xếp chồng các chiplet cho phép các kỹ sư mở rộng số lượng bóng bán dẫn bằng cách cải thiện thời gian và năng lượng giao tiếp giữa các thành phần trong chip.

Công nghệ chồng chip 3D Foveros được Intel mang đến trong thế hệ chip Intel Lakefield.

AMD, người tiên phong trong công nghệ chiplet, cũng đã triển khai những bộ xử lý với chiplet bên trong. Công ty nhận thấy rằng, việc xếp chồng chip nhớ lên CPU có thể tăng đáng kể tốc độ tính toán.

Tương Lai Của Siêu Chip: Xu Hướng Đáng Chú Ý

Theo Marc Swinnen, giám đốc tiếp thị của Ansys, mặc dù các siêu chip dựa trên chiplet chỉ mới là xu hướng nhỏ trong các hệ thống tính toán lớn, nhưng nó đang dần trở nên phổ biến trên toàn ngành công nghiệp chip. Ansys là công ty thiết kế phần mềm mô phỏng vật lý, được ứng dụng rộng rãi trong lĩnh vực thiết kế chip.

Số dự án của khách hàng Ansys liên quan đến chiplet đã tăng gấp 20 lần so với năm 2019, cho thấy sự bùng nổ trong nhu cầu thị trường này.

Gần đây, một liên doanh trong ngành chip có tên Universal Chiplet Interconnect Express hay UCIe, đã công bố hợp tác với cả Intel và AMD để phát triển một tiêu chuẩn kết nối mới. Tiêu chuẩn này sẽ giúp các nhà sản xuất chip khác nhau có thể tạo ra chiplet tương thích với nhau, mở ra cơ hội kết nối đa dạng và phong phú hơn.

Thiết kế chiplet mã nguồn mở tiêu chuẩn phiên bản 1.0 của UCIe.

Tiêu chuẩn này ra đời với mong muốn cho phép bất kỳ công ty nào có thể mua chiplet từ các nhà sản xuất khác và lắp ráp theo nhu cầu cá nhân, giống như việc bạn kết hợp những yếu tố tốt nhất từ nhiều thành phố khác nhau để tạo nên một thành phố trong mơ của riêng mình.

Tuy nhiên, tiến sĩ Kumar của Đại học Illinois lại bày tỏ sự hoài nghi về khả năng thành công của tiêu chuẩn này: “Việc tiêu chuẩn hóa trong ngành chip là điều cực kỳ khó khăn, bởi vì nó liên quan đến sự thỏa hiệp và không phải ai cũng sẵn lòng hợp tác tích cực.“

Các động lực thúc đẩy công nghệ này đến từ nhu cầu gia tăng mạnh mẽ từ những công ty lớn như Amazon, Google, Tesla, Microsoft trong việc tạo ra bộ xử lý riêng với sức mạnh ngày càng lớn cho các dịch vụ như đám mây, smartphone, máy chơi game và xe tự lái.

Cùng với đó, sự quan tâm đến siêu chip cũng xuất phát từ việc đặt máy học và trí tuệ nhân tạo ngay trên phần cứng. Trong khi một số công ty đáp ứng nhu cầu bằng cách sản xuất các vi chip khổng lồ như chip AI của Cerebras, giờ đây chiplet sẽ mở ra cái nhìn mới về cách tạo ra các bộ xử lý AI hiệu quả nhưng vẫn nhỏ gọn.

Ứng Dụng Không Giới Hạn Của Siêu Chip

Không chỉ giới hạn ở các hệ thống yêu cầu hiệu suất cao, sự phát triển của siêu chip liệu sẽ một ngày nào đó gia tăng sự hiện diện trong các thiết bị ưu tiên tuổi thọ pin?

Nền tảng chiplet của AMD đã sẵn sàng kết nối với các chiplet bên thứ ba.

Tiến sĩ Kumar cho rằng, giống như các thành phố có thể kết nối với vùng ngoại ô bằng hệ thống giao thông nhanh chóng, các chiplet trong tương lai có thể kết nối với nhau qua những khoảng cách xa hơn và bằng những phương thức hiện đại hơn.

Dù rằng việc liên kết qua khoảng cách lớn có thể làm tăng độ trễ, nhưng nó cũng mang lại lợi ích cho các chip nhỏ hơn khi kết nối với các vi mạch linh hoạt hơn, tạo ra các máy tính hoàn toàn mới.

Các thử nghiệm của nhóm tiến sĩ Kumar đã chỉ ra rằng, các chiplet có thể liên kết với nhau qua các mạch điện mềm cho các thiết bị đeo, hoặc các hệ thống linh hoạt có khả năng thích ứng với nhiều dạng bề mặt như cánh máy bay. Tiến sĩ Iyer thậm chí cho biết, nhóm của ông đang phát triển các khối bán dẫn cần thiết cho điện thoại dẻo.

Mặc dù vẫn còn nhiều thách thức đối với siêu chip, nhưng nỗ lực phát triển các đột phá trong vi chip ngày nay thành những chiplet nhỏ gọn có thể kết hợp với nhau vẫn đang được thúc đẩy. Định luật Moore không thể tồn tại mà không có nó.